Cadence推出基于台积电N4P工艺的112G扩展长距离SerDes IP

据Businesswire 4月24日报道，Cadence设计系统公司推出了其基于台积电（TSMC）N4P工艺的112G扩展长距离（112G-ELR）SerDes IP，用于超大规模ASIC、AI/ML加速器、交换矩阵片上系统（SoC）和5G无线基础设施。扩展的长距离SerDes PHY支持43db的插入损耗和10e-7的误码率，从而提供超出标准长距离规格的额外性能余量，并为开箱平台中观察到的有损和反射通道提供出色的系统稳健性平台以及冗长的直接连接铜（DAC）电缆。

图片来自：Cadence

Cadence®112G-ELR SerDes PHY IP基于台积电的N4P工艺，是台积电5nm技术平台的性能增强，结合了业界领先的基于数字信号处理器的SerDes架构，具有最大似然序列检测（MLSD）和反射抵消技术。SerDes PHY IP符合IEEE和OIF长距离（LR）标准，同时为ELR应用提供额外的性能裕度。优化的功率、性能和面积非常适合不同的用户场景，包括高端口密度应用。除了ELR和LR通道外，该IP还支持中距离（MR）和极短距离（VSR）应用，在不同通道上具有灵活的节能功能。

（编译：玮琦）