Cadence的allegro下设置阻抗

立题简介：

内容：介绍orCAD下器件信息显示推荐；

来源：实际使用得出；

作用：介绍orCAD下器件信息显示推荐；

PCB环境：Cadence 16.6；

日期：2018-06-10；

=====================分割线========================

立题详解：

对“PCB设计”而言，对“信号传输”而言，其不能简单理解为“线路连通”即可，因为对信号而言，其有“高速”、“低速”等区别，同时具有“信号质量”、“电源质量”等等因素指标，若只是简单连通线路，在信号频率大到一定程度时，信号质量会急速下降，造成PCB工作异常；

本次而言，大部分情况下，需要对信号进行“阻抗匹配/阻抗控制”，尽量提高通讯时的“信号质量”；当“阻抗不匹配”时，可称为“阻抗失配”；

1、阻抗匹配定义

对“阻抗匹配”而言，其作用为：主要用于传输线上，以此来达到所有高频的微波信号均能传递至负载点的目的，而且几乎不会有信号反射回来源点，从而提升能源效益。

对“阻抗匹配”而言，其定义为：对“信号源内阻”与“所接传输线”的“特性阻抗”呈现“大小相等且相位相同”，或“传输线的特性阻抗”与“所接负载阻抗”的“大小相等且相位相同”，分别称为“传输线的输入端”或“输出端”处于阻抗匹配状态。

在大部分情况下，对“阻抗匹配”要点有以下3点：

i）、“阻抗匹配前提”：对“阻抗匹配”必须建立在“完整基准参考面”的基础上，大部分情况下为“GND平面”，因此对“单层板”或“双层板”而言，其无“阻抗匹配概念”，因为大部分情况下，其无“完整的基准参考面”；

ii）、“阻抗匹配前提”：对“阻抗匹配”而言，其与“线路长短”关系并不紧密，大部分情况下，主要控制“阻抗值”的参数为3点：“PCB板材”、“PCB板层叠结构”、“走线线宽”，此为最重要的三点；

iii）、“阻抗匹配前提”：对“阻抗匹配计算”而言，有专门的计算工具“Polar Si9000”，可通过“人为设定基础参数”，软件进行“线宽计算”，而在“Allegro”内，其已经在内部集成有相对的“阻抗计算功能”，只需在“约束管理器”中设定“层叠结构”、“目标阻抗”即可实现“自动线宽布线”；

对“Polar Si9000”举例截图如下：

2、Allegro实现阻抗匹配

对“Cadence的allegro”下，设置“阻抗匹配”方法推荐使用“快捷图标”，如下所示：

弹出“规则设置窗口”如下：

注意：其中的“Impedence”即为“阻抗”；

3、Allegro设置阻抗匹配实例

对“Cadence的allegro”下，设置“阻抗匹配”时，在“约束管理器”的“”中进行：

首先，新建“阻抗规则”:

截图1：

截图2：

然后，应用“阻抗规则”:

截图1：

然后，开启“阻抗规则检查”:

截图1：

然后，检查并绘制“阻抗规则”下的网络:

截图1：此处报“DRC错误”，由于其“阻抗值”与“设定阻抗值”偏差较大：

截图2：

最后，调整“阻抗规则布线”:直接拉线，系统会自动适配“合适线宽”的线，使“阻抗满足需求”：

截图1：

截图2：