最近发现有人将本头条号的原创文章一字不差地照搬到别的网站平台上，这是赤裸裸的偷窃行为。在此声明一句，本头条号文章内容均为原创，保留所有权利。高抬贵爪，别再抄袭！

下面进入正题。Altium中与高速信号等长相关的规则主要有parallel segment（平行走线限制）、Length（长度）、Matched Lengths(长度匹配)，这三个规则在High Speed下面。

三个相关规则

1. parallel segment（平行走线限制）规则的使用

PCB不同的走线层一般需要保持布线方向相互垂直。但是实际工作中会无法避免地出现走线平行的情况，尤其是BGA封装器件周围。由平行板电容器的原理可以知道，两个导体正对面积越大，电容越大。因此，相邻层的两条导线重叠时会在两条铜线上构成一个电容。这个电容的存在，会造成信号间串扰，严重时电路不能正常工作。在PCB布线之前设置好parallel segment规则可以避免这类错误。下面以两条不同层的信号线为例演示：

1.首先在parallel segment下面新建一个规则。按照红色箭头，把规则配置给需要的net class

在规则里可以设置线和线的边缘间距和最大平行走线长度，如图所示。

例如，我们可以这样设置参数。边缘间距0mil,最大平行长度200mil.

平行的走线

设置规则完成后可以看到，违反平行走线规则的导线已经出现DRC错误。

这样，我们就可以及时发现并修正错误。

注意，在参数界面里把这一项规则的显示打开，才可以实时看见平行走线的DRC错误。

2.Length（长度）规则

长度规则用来限制信号线的长度。防止信号线长度过长。

如图所示设置，可以把DDR的net class布线长度限制在400-500mil，在范围之外将会产生DRC错误。

3.Matched Lengths(长度匹配)规则

首先可以设置等长误差、组内等长、差分线等长。

针对某个网络类进行规则设置。

设置完成后，在绕线时软件会自动满足长度误差。